(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出關公開番号

特開平10-135358

(43)公開日 平成10年(1998) 5月22日

(51) Int Cl*

識別配号

FΙ

HO1L 21/8247

H01L 29/78

371

29/788

27/10

434

29/792 27/115

審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願書号

(22)出旗日

特製平8-290341

平成8年(1996)10月31日

(71)出職人 000003207 -- --

トヨタ自動車株式会社

愛知県豊田市トヨタ町1番地

(72)発明者 形見 和彦

愛知県豊田市トヨタ町1番地 トヨタ自動

車株式会社内


(74)代理人 弁理士 岡田 英彦 (外3名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 フローティングゲート、絶縁膜及びコントロ ールゲートを順次積層したゲート構造を有する半導体装 置において、絶縁膜の絶縁性を改善すること。

【解決手段】 のフローティングゲート6a、6b、絶 緑膜7及びコントロールゲート8を順次積層した構造を 有する半導体装置の製造方法において、不純物がドープ された多結晶シリコン層からなる前記フローティングゲ ート用第1層6aを形成する工程と、不純物を実質的に ドープしていない多結晶シリコン層からなる前記フロー ティングゲート用第2層6bを前記第1層6a上に形成 する工程と、前記第2層6 bの上面側部分を酸化して絶 縁膜7を形成する工程とを含むこと。 ②更に、前記フロ ーティングゲート用第1層6aの形成と前記フローティ ングゲート用第2層6 bの形成とを連続しておこなうこ と。



【特許請求の範囲】

【請求項1】 フローティングゲート、絶縁膜及びコントロールゲートを順次積層した構造を有する半導体装置の製造方法において、

1

不純物がドープされた多結晶シリコン層からなる前記フローティングゲート用第1層を形成する工程と、

不純物を実質的にドープしていない多結晶シリコン層からなる前記フローティングゲート用第2層を前記第1層 上に形成する工程と、

前記第2層の上面側部分を酸化して前記絶縁膜を形成す 10 る工程とを含む半導体装置の製造方法。

【請求項2】 前記フローティングゲート用第1層の形成と前記フローティングゲート用第2層の形成とを連続しておこなうことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 フローティングゲート、絶縁膜及びコントロールゲートを順次積層した構造を有する半導体装置において、

前記フローティングゲートが、不純物をドープした多結 晶シリコン層からなる第1層と、該第1層上に形成され 20 た、不純物を実質的にドープしていない第2層とを具備 していることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、フローティングゲートとコントロールゲートとの間の絶縁膜を改善することができる 半導体装置及びその製造方法に関するものである。

[0002]

【従来の技術】不揮発性メモリを有するEEPROM (Electrically Erasable ProgrammableRead Only Memo ry) の製造方法に関して、特開平6-151874号 公報はフローティングゲートの上部に燐をイオン注入法 によりドープし、その表面を酸化して絶縁膜を形成する 技術を開示している。図3はこの従来例の断面構造を示 している。図3において、シリコン基板21にソース2 2及びドレイン23が拡散形成され、ソース22とドレ イン23との間のシリコン基板21表面を被うようにゲ ート酸化膜24が形成されている。更に、該ゲート酸化 膜24上(なお、この場合、「上」は図3を含む各図に おける上方向を示す。以下同様である。)に多結晶シリ コンからなるフローティングゲート26、シリコン酸化 膜27及びコントロールゲート28が順次積層形成され ている。しかし、一般的には、フローティングゲート2 6及びコントロールゲート28は、LP-CVD (Low Pressure CVD) 法により形成された多結晶シリコン層に その抵抗を下げるために熱拡散により燐をほぼその固溶 限まで拡散したものである。シリコン酸化膜27は、フ ローテ ノグゲート26の上面 ニルを酸化することによ り形成されている。

[0003]

【発明が解決しようとする課題】しかしながら、上述の 🕆 従来例では、フローティングゲート26に固溶限まで不 純物が拡散されているので、フローティングゲート26 の上面26aには微小な凹凸や不純物の析出物が存在 し、フローティングゲート26の上面26a側部分を酸 化して得られた酸化膜27は、局部的に高濃度の不純物 を含んでおり、その上面27a及び下面(前記上面26 aに相当する。) が平坦ではないので、良質の絶縁膜で はなかった。このため、本来完全に絶縁されていなけれ ばならないコントロールゲート28とフローティングゲ ート26間でリークが発生したり、酸化膜27の耐圧が 低くなることにより酸化膜27がコントロールゲート2 8に印加される電圧により破壊され、不揮発性メモリの 重要特性であるデータの保持機能が劣化するなどして、 ゲート構造の信頼性が低下するという欠点があった。し たがって、本願発明の目的は、上述の従来例の欠点をな くし、コントロールゲートとフローティングゲートとを 絶縁する絶縁膜の絶縁性能を高めることができる半導体 装置及びその製造方法を提供することである。

[0004]

【課題を解決するための手段】上記課題を解決するため、本願の第1の発明の構成は、フローティングゲート、絶縁膜及びコントロールゲートを順次積層した構造を有する半導体装置の製造方法において、不純物がドープされた多結晶シリコン層からなる前記フローティングゲート用第1層を形成する工程と、不純物を実質的にドープしていない多結晶シリコン層からなる前記フローティングゲート用第2層を前記第1層上に形成する工程と、前記第2層の上面を酸化して前記絶縁膜を形成する工程とを含む半導体装置の製造方法である。

【0005】上記第1の発明の構成により、不純物を実質的にドープしていない多結晶シリコン層からなるフローティングゲート用第2層の上面側部分を酸化して酸化膜を形成している。このため、該酸化膜中に不純物が存在せず、該酸化膜の絶縁性能は高くなる。この結果、該酸化膜を絶縁性の優れた絶縁膜とすることができる。

【0006】更に、第2の発明の構成は、上記第1の発明の構成において、前記フローティングゲート用第1層の形成と前記フローティングゲート用第2層の形成とを連続して行うことである。

【0007】上記第2の発明の構成により、前記フローティングゲート用第1層と第2層の形成を連続して行うので、前記第1層と第2層との間に不要な酸化層等が形成されることを防ぐことができる。このため、良質なフローティングゲートを形成することができる。

【0008】更に、第3の発明の構成は、フローティングゲート、絶縁膜及びコントロールゲートを順次積層した構造を有する半導体装置において、前記フローティングゲートが、不純物をドープした多結晶シリコン層から

3

なる第1層と、該第1層上に形成された、不純物を実質 的にドープしていない第2層とを具備していることであ る。

【0009】上記第3の発明の構成により、フローティングゲート、絶縁膜及びコントロールゲートを順次積層した構造を有する半導体装置において、前記フローティングゲートが、不純物をドープした多結晶シリコン層からなる第1層と、該第1層上に形成された、不純物を実質的にドープしていない第2層とを具備しているので、前記第2層を酸化して得られた酸化膜をフローティング 10 ゲートとコントロールゲート間を絶縁する絶縁膜とすることができ、該酸化膜に不純物が含まれまないので、該酸化膜を良質な絶縁膜とすることができる。

[0010]

【発明の実施の形態】次に、本願発明の実施の形態を図 面を参照して説明する。図1は本願発明の実施の形態に 係わるEEPROM(又はEPROM)の断面構造を示 し、図2は図1の一部分を拡大して示している。なお、 便宜的に図2の前記拡大の倍率は、図示上下方向におい て図示左右方向よりも大きくなっている。図1及び図2 20 において、一導電形のシリコン基板1の図示上面1 aか ら反対導電形のソース2及びドレイン3が拡散形成され ている。ゲート酸化膜4は前記表面1 a上に形成されて いる。該ゲート酸化膜4上にフローティングゲート用多 結晶シリコンの第1層6aがLP-CVD法により形成 されている。なお、このLP-CVDにて、反応ガスと してシラン (SiH₄) に加えてフォスフィン (P H3)が使用され、不純物として燐(P)がドープされ る. なお、第1層6aの上面6cには、上記従来例の面 26a、27aの凹凸より著しく小さな凹凸が形成され 30 ている。

【0011】次に、前記第1層6a上にフローティング ゲート用多結晶シリコンの第2層6 bがLP-CVD法 により形成されている。このときは、上記第1層6 a形 成のときと異なり、反応ガスとしてシラン(SiHょ) のみが使用され、第2層6 b は実質的に不純物を含まな い多結晶シリコン(不純物をドープしていない多結晶シ リコン)となる。このため、第2層6bの表面には隣の 析出が見られず、第2層6 bの表面は、凹凸が少なく平 滑である。また、第1層6aと第2層6bとは連続して 形成(成膜)されるため、第1層6aと第2層6bとの 界面には不要なシリコン酸化膜等の異物が存在しない。 次に、第2層6 bの上面側部分を酸化して酸化多結晶シ リコン膜7を形成して絶縁膜とする。第2層6bの上面 が平滑なため、酸化多結晶シリコン膜7自体も平滑とな り、また不純物を殆ど含んでいない。このため、この酸 化多結晶シリコン膜7はリークが少なく、耐圧が高く、 良質の絶縁膜となっている。

【0012】次に、コントロールゲート8となる多結晶 物を実質的にドープしていない第2層66とを具備してシリコン膜がLP-CVD法により酸化多結晶シリコン 50 いるので、前記第2層66の上面側部分を酸化して得ら

4

膜7上に形成される。このコントロールゲート8は、燐 をドープした多結晶シリコンでもよいし、不純物をドー プしていない多結晶シリコンを形成後に該不純物をドー プしていない多結晶シリコンに熱拡散により燐を拡散し たものでもよい。

【0013】このようにして形成されたゲート酸化膜 4、第1層6a、第2層6b、酸化多結晶シリコン膜7 及びコントロールゲート8を図示のように所望の形状及 び大きさにフォトエッチングにより加工して、フローテ ィングゲート6a、6b、酸化多結晶シリコン膜7及び コントールゲート8からなるゲート構造を完成する。な お、第1層6aと第2層6bの多結晶シリコン形成時に は、第1層6aは不純物としての燐をドープした多結晶 シリコンであり、第2層6bは不純物をドープしていな い多枯晶シリコンであり、両者は分かれているが、それ ぞれの膜厚と燐をドープした多結晶シリコン中の燐濃度 を適当に選べば、酸化多結晶シリコン膜7形成工程以降 の熱工程中に、前記燐をドープした多結晶シリコン中の 燐が不純物をドープしていない多結晶シリコン中に拡散 していき、フローティングゲート6a、6b全体として 充分低低抗のものが得られる。

【0014】なお、ソース電極配線用アルミニウム配線 層11aがソース2に接続されるように配設され、ドレイン電極配線用アルミニウム配線層11bがドレイン3 に接続されるように配設されている。フィールド酸化膜 5a、5bが素子間分離のために形成され、シリコン基板1と同じ導電型でかつシリコン基板1より不純物濃度が高いチャンネルストッパー10a、10bがフィールド酸化膜5a、5bに隣接して形成されている。層間絶縁膜9a、9b、9cがアルミニウム配線層11a、11b及び前記ゲート構造との間の絶縁用に形成されている。また、1bはシリコン基板1のうちチャネルが形成される部分である。

【0015】以上の構成により、不純物を実質的にドー プしていない多結晶シリコン層からなるフローティング ゲート用第2層6 bの上面側部分を酸化して酸化多結晶 シリコン膜7を形成しているので、該酸化多結晶シリコ ン膜7中に不純物が存在せず、該酸化多結晶シリコン膜 7の絶縁性能は高くなる。更に、前記フローティングゲ ート用第1層6aと第2層6bの形成を連続して行うの で、前記第1層6aと第2層6bとの間に不要な酸化層 等が形成されることを防ぐことができるので、良質なフ ローティングゲートを形成することができる。更に、フ ローティングゲート6a、6b、酸化多結晶シリコン膜 7及びコントロールゲート8を順次積層したゲート構造 の半導体装置において、前記フローティングゲート6 a、6bが、不純物をドープした多結晶シリコン層から なる第1層6aと、該第1層6a上に形成された、不純 物を実質的にドープしていない第2層662を具備して れた酸化多結晶シリコン膜7をフローティングゲート6 a、6bとコントロールゲート8間を絶縁する絶縁膜と することができ、該酸化多結晶シリコン膜7に不純物が 含まれまないので、該酸化多結晶シリコン膜7を良質な 絶縁膜とすることができる。

【0016】なお、上記実施の形態は、EEPROM又 はEPROMに関するものであるが、これに限定され ず、EEPROM又はEPROMと同様のゲート構造を 有する半導体装置であればよい。

[0017]

26a

【発明の効果】本願の第1の発明に係わる半導体装置の 製造方法によれば、フローティングゲート、絶縁膜及び コントールゲートを順次積層したゲート構造を有する半 導体装置において、前記絶縁膜の絶縁性能を高めること ができ、その結果、該半導体装置の信頼性を高めること ができる。更に、第2の発明に係わる半導体装置によれ ば、上記第1の発明の効果とともに、前記フローティン グゲート中に不要な酸化膜等が形成されないので、前記 フローティングゲートを良質なものにすることができ る. 更に、第3の発明によれば、前記フローティングゲ 20 8 コントロールゲート ートが、不純物をドープした多結晶シリコンの第1層

26

と、該第1層の上に形成された、不純物を実質的にドー プしていない多結晶シリコンの第2層とを具備している ので、前記第2層の上面側部分を酸化して得られた酸化 膜をフローティングゲートとコントロールゲート間を絶 縁する絶縁膜とすることができ、該酸化膜に不純物が含 まれないので、該酸化膜を良質な絶縁膜とすることがで きる。このため、前記半導体装置の信頼性を向上するこ とができる.

【図面の簡単な説明】

- 【図1】本願発明の実施の形態の断面図である。 10
 - 【図2】前記実施の形態の説明用断面図である。
 - 【図3】従来例の断面図である。

【符号の説明】

- 1 シリコン基板
- 2 ソース
- 3 ドレイン
- 6a フローティングゲート用第1層
- .6b フローティングゲート用第2層
- 7 酸化多結晶シリコン膜

【図1】 【図2】 cand rate ティングゲート用第2層 石 いは ないし 1シリコン基板 1b ba doped 66 undoped ート用第1層 【図3】 27a

CLIPPEDIMAGE= JP410135358A

PAT-NO: JP410135358A

DOCUMENT-IDENTIFIER: JP 10135358 A

TITLE: SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

PUBN-DATE: May 22, 1998

INVENTOR-INFORMATION:

NAME

KATAMI, KAZUHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOYOTA MOTOR CORP

N/A

APPL-NO: JP08290341

APPL-DATE: October 31, 1996

INT-CL (IPC): H01L021/8247; H01L029/788; H01L029/792;

H01L027/115

ABSTRACT:

PROBLEM TO BE SOLVED: To improve insulation of an insulating film in a

semiconductor device with a gate structure in which a floating gate, an

insulating film and a control gate are laminated in order.

SOLUTION: In a manufacturing method of a semiconductor with a structure, in

which floating gates 6a, 6b, an insulating film 7 and a control gate 8 are

laminated in order, the first layer 6a for a floating gate consisting of a

polycrystalline silicon layer doped with impurities is formed, a second layer

6b for the floating gate consisting of the polycrystalline silicon layer being

not substantially doped with impurities is formed on the first layer 6a,

followed by oxidation of the upperside part of the second layer 6b so as to

form an insulating film 7. Further, the formation of the first layer 6a for

the floating gate and the second layer 6b for the floating gate are

continuously performed.

COPYRIGHT: (C) 1998, JPO